JK-flip-flop. Prinsip operasi, funtsktsionalnye sirkuit tabel kebenaran

Pemicu adalah mesin digital sederhana. Ini memiliki dua stabilitas negara. Salah satunya diatur ke "1", dan lain - "0".

Dalam metode realisasi koneksi logis membedakan jenis berikut perangkat disebutkan: JK-flip-flop, RS-flip-flop, T-flip-flop, D-flip-flop , dll ...

Subjek diskusi kita hari ini adalah jenis mesin JK. Mereka berbeda dari RS-perangkat yang bila diterapkan pada masukan informasi terlarang untuk RS-pemicu, disimpan terbalik informasi mereka.

Menyajikan perhatian Anda meja lompat, yang menggambarkan karya JK-flip-flop. Meminimalkan kata Carnot berasal persamaan karakteristik untuk perangkat tersebut: Q (t + 1) = K't Qt V Jt Q't.

tabel menunjukkan bahwa negara perangkat tidak hanya ditentukan oleh nilai-nilai informasi ke input J dan K, tetapi juga negara output Qt, yang sebelumnya ditentukan JK-flip-flop. Hal ini memungkinkan Anda untuk membangun sebuah skema fungsional dari perangkat tersebut pada dua tahap jenis mesin RS. JK-perangkat yang sinkron dan asinkron.

Untuk desain RS JK-flip-flop dari jenis dua tahap perangkat sinkron diperlukan untuk menghubungkan dua output tahap mesin RS masukan ke input dari gerbang AND tahap pertama.

Prinsip operasi dari JK-trigger: Jika informasi (J dan K) perangkat diterapkan pada tingkat input dari nol, maka output dari AND-NOT (1 dan 2) diatur ke satu tingkat, dan JK-flip-flop akan mempertahankan statusnya. Misalnya, Q akan sama dengan logika nol, Q '- unit logis. Dalam hal ini, ketika sinyal J dan C, sama dengan unit logis untuk AND-HE1 masukan set dan logika nol, masing-masing, tingkat logika satu di inlet dari T-flip-flop pertama. Saat melepas sinyal clock (C nol) keadaan perangkat output tingkat T-jenis logika nol dari AND = he3 diteruskan ke input dari kedua T-flip-flop. Sebagai hasil dari switch JK-flip-flop ke keadaan logika-satu (dalam hal ini Q sama dengan satu, dan Q 'adalah sama dengan nol). Sekarang, jika input flip-flop (K dan C) sinyal sama dengan logika satu, output dari AND-he2 nol logis menetapkan T-flip-flop pertama di negara nol. Setelah mengeluarkan sinyal clock dari output dari AND-HE4 logika nol akan diteruskan ke input dari otomat kedua jenis T, dan JK-flip-flop beralih ke logika negara nol.

Dalam desain sirkuit logika yang kompleks yang diperlukan untuk berbagai jenis perangkat. Oleh karena itu menguntungkan untuk memproduksi alat tipe universal yang dapat digunakan dalam berbagai modus dan modifikasi. Dalam desain sirkuit terpadu yang paling banyak digunakan D- sinkron dan JK-sandal jepit. Dalam komputer elektronik secara luas menggunakan mesin JK-jenis digital dengan kelompok J, K, dan tambahan instalasi R, S-input. Setiap kelompok bersatu bersama yang memungkinkan Anda untuk memperluas kemungkinan logis dan JK-flip-flop.

perangkat otomatis jenis yang digunakan dalam pembangunan counter (node komputer yang melakukan kode rekening dan menyimpan jumlah dihitung dari sinyal). Misalnya, gambar menunjukkan counter pada JK-sandal jepit. Organisasi struktural dari binary counter transfer paralel jauh lebih mudah jika mereka membangun perangkat JK-tipe dengan tertanam elemen logika I.

Juga, pemicu ini telah digunakan dalam pembangunan register geser.

Pergeseran register - node melakukan diimbangi informasi biner ke kanan dan ke kiri dari register sesuai dengan sinyal kontrol.